芯片封裝到了Bonding這一步前面的晶圓制造、劃片、貼片都已經(jīng)定型接下來基本就是“一錘子買賣”式的互聯(lián)。很多硬件工程師畫板子時(shí)只關(guān)注原理圖和PCB走線等真正接觸到封裝內(nèi)部才發(fā)現(xiàn)Bonding工藝?yán)锊刂罅坑绊懣煽啃浴㈦娦阅?、散熱和成本的關(guān)鍵細(xì)節(jié)。這篇就專門聊聊Wire Bond和Flip Chip這兩條主流路線從原理到參數(shù)從設(shè)備到失效排查全是我在實(shí)際項(xiàng)目里驗(yàn)證過的經(jīng)驗(yàn)和踩過的坑。1. Bonding工藝在整個(gè)封裝里的位置與價(jià)值1.1 封裝流程里的最后一步到底卡住了什么芯片封裝的整體流程大致是晶圓制造完成之后先做減薄和劃片把一顆顆Die從晶圓上分離出來然后通過貼片Die Attach工藝把Die固定在基板或引線框架上。到這里芯片還只是一個(gè)“啞巴”沒有通電能力也沒有對外通信的通道。Bonding就是在貼片之后把芯片內(nèi)部電路與外部引腳用金屬導(dǎo)線或凸點(diǎn)連接起來的工序業(yè)內(nèi)俗稱“打線”這步做完芯片才算真正擁有對外接口。很多剛?cè)腴T的硬件工程師會(huì)想當(dāng)然地認(rèn)為封裝就是把芯片裝進(jìn)外殼里。實(shí)際上Bonding是整個(gè)封裝過程中最精密、最考驗(yàn)工藝控制的一環(huán)。因?yàn)樗B接的焊盤尺寸往往只有幾十微米級(jí)鍵合絲的直徑最細(xì)能做到十幾微米這比頭發(fā)絲還要細(xì)得多。在這么小的尺度下作業(yè)既要保證電氣連接可靠又要兼顧機(jī)械強(qiáng)度和散熱要求對設(shè)備和工藝參數(shù)的依賴極高。從整個(gè)流程的時(shí)間占比來看Bonding本身可能只占封裝周期的一小部分但它的良率影響權(quán)重非常大。我見過不少案例封裝廠前道工序全部正常最后因?yàn)锽onding工藝窗口沒調(diào)好整批產(chǎn)品批量性失效。所以資深工程師在項(xiàng)目評審時(shí)一定會(huì)重點(diǎn)關(guān)注Bonding相關(guān)的設(shè)計(jì)規(guī)則和工藝裕量一旦這一步出問題返工成本極高有些失效甚至無法返工。1.2 為什么要把Wire Bond和Flip Chip放在一起對比這個(gè)問題我經(jīng)常被新人問起。Wire Bond是傳統(tǒng)主流工藝從半導(dǎo)體行業(yè)起步一直用到現(xiàn)在Flip Chip則是隨著高性能計(jì)算和移動(dòng)設(shè)備需求增長而快速普及的先進(jìn)封裝方案。兩者解決的是同一個(gè)問題——芯片內(nèi)向外的信號(hào)傳輸?shù)珜?shí)現(xiàn)路徑截然不同。Wire Bond的本質(zhì)上是用一根細(xì)金屬絲把芯片的焊盤和基板的引腳連接起來。這種工藝靈活度極高芯片布局、焊盤排列方式約束相對小而且設(shè)備成熟、成本低非常適合中小批量、引腳數(shù)不多的器件。Flip Chip則完全換了個(gè)思路把芯片翻轉(zhuǎn)過來芯片表面的凸點(diǎn)Bump直接對準(zhǔn)基板上的焊盤通過回流焊接完成互聯(lián)。這樣一來芯片不再需要四周的引線框架引腳可以以陣列形式分布在芯片整個(gè)面積上I/O數(shù)量大大增加互連路徑也大幅縮短電感、電阻和寄生電容都更小。在高頻高速場景下這種短互連的優(yōu)勢是壓倒性的。把兩者放在一起理解其實(shí)就是搞明白在什么場景下該選哪條路。這背后涉及電性能、熱性能、可靠性、成本、供應(yīng)鏈各個(gè)方面絕不是簡單看哪一個(gè)“更先進(jìn)”就能決策的。我后面會(huì)按實(shí)際項(xiàng)目經(jīng)驗(yàn)拆開講盡量把每個(gè)決策邏輯都說得清清楚楚。2. Wire Bond引線鍵合成熟工藝?yán)锏拈T道2.1 三種鍵合方式先搞懂原理再選型Wire Bond有三種主要實(shí)現(xiàn)方式熱壓焊Thermocompression Bonding、超聲波焊Ultrasonic Bonding和熱超聲波焊Thermosonic Bonding。這三種的本質(zhì)區(qū)別在于如何讓金屬絲與焊盤之間形成可靠的原子級(jí)結(jié)合。熱壓焊是最早出現(xiàn)的方案原理簡單粗暴——通過加熱到300°C以上外加足夠的壓力讓金絲與鋁焊盤在高壓高溫下產(chǎn)生塑性變形和原子互擴(kuò)散形成連接。它的優(yōu)點(diǎn)是接頭強(qiáng)度高、可靠性好適合金絲連接缺點(diǎn)也很明顯鍵合溫度高容易對芯片造成熱損傷而且速度慢。超聲波焊則是在室溫下進(jìn)行通過換能器將電能轉(zhuǎn)換為超聲頻段的機(jī)械振動(dòng)在壓力的配合下讓焊絲與焊盤表面產(chǎn)生摩擦去除氧化層并產(chǎn)生塑性流變從而實(shí)現(xiàn)鍵合。這種方式溫度低熱應(yīng)力小但對焊盤表面清潔度要求極高且對鋁絲和銅絲的兼容性好。當(dāng)年我在做功率器件封裝時(shí)大部分鋁絲鍵合用的就是純超聲方式。熱超聲波焊是現(xiàn)代IC封裝最主流的方案把熱壓焊和超聲焊結(jié)合起來基板加熱到150°C左右再施加超聲振動(dòng)輔助鍵合。它既利用了超聲去除表面氧化膜的能力又通過適度加熱提高鍵合速度。金線、銅線都可以用而且對焊盤損傷小、工藝窗口寬。實(shí)際量產(chǎn)中大家說的Wire Bond多數(shù)指的就是這種熱超聲球焊工藝。2.2 材料選型金線、銅線、鋁線、銀線怎么挑鍵合絲材料的選擇直接影響可靠性、電性能和成本我在實(shí)際項(xiàng)目中總結(jié)了以下對比維度材料優(yōu)勢劣勢典型應(yīng)用金線抗氧化性強(qiáng)、鍵合工藝窗口寬、可靠性數(shù)據(jù)完備成本高、導(dǎo)電率不如銅高可靠性器件、航天/車規(guī)級(jí)銅線成本低、導(dǎo)電導(dǎo)熱性能優(yōu)于金易氧化、工藝窗口窄、硬度大易損傷焊盤消費(fèi)電子、存儲(chǔ)、大規(guī)模封裝鋁線適合功率器件、抗超聲鍵合性能好導(dǎo)電率一般、易形成金屬間化合物功率器件、IGBT模塊銀線成本介于金銅之間、抗氧化好于銅電遷移風(fēng)險(xiǎn)、可靠性數(shù)據(jù)相對不足部分LED封裝、中端IC選材料不能只看成本和導(dǎo)電率。以金線和銅線為例金線雖然貴但工藝寬容度極高在焊盤尺寸偏小、芯片脆弱的場景下金線鍵合帶來的良率優(yōu)勢往往能抵消材料成本。我做一個(gè)傳感器芯片項(xiàng)目時(shí)起初為省成本換銅線結(jié)果焊盤裂紋比例激增后來換回金線良率立刻回升了十多個(gè)百分點(diǎn)。銅線的優(yōu)勢在高端封裝領(lǐng)域更明顯它的電阻率比金低約30%這意味著相同線徑下可以承載更大的電流阻抗也更小。而且銅線硬度高弧高控制更容易適合疊層封裝。但銅線的致命弱點(diǎn)是氧化太快氮?dú)獗Ｗo(hù)、還原性氣體環(huán)境甚至鍵合前焊盤的等離子清洗都是量產(chǎn)時(shí)必須要考慮的措施。鋁線在功率器件領(lǐng)域地位穩(wěn)固。因?yàn)楣β势骷娏鞔蟆l(fā)熱高常用粗鋁線直徑100微米到500微米來鍵合承載能力和散熱能力都遠(yuǎn)優(yōu)于細(xì)金線。它的鍵合原理大多為純超聲楔焊室溫下完成能避免功率器件在高溫下熱損傷的風(fēng)險(xiǎn)。2.3 關(guān)鍵工藝參數(shù)溫度、超聲功率、力、時(shí)間的協(xié)同熱超聲球焊的關(guān)鍵參數(shù)有四個(gè)鍵合溫度、超聲功率、鍵合力、鍵合時(shí)間。它們不是孤立存在的而是彼此耦合的一組工藝窗口。鍵合溫度通常控制在150°C到250°C之間。溫度越高材料塑性越好原子擴(kuò)散越快但芯片和基板的熱應(yīng)力也隨之增大焊盤金屬層和芯片內(nèi)部介質(zhì)層都可能出現(xiàn)損傷。實(shí)際操作中我會(huì)優(yōu)先參考封裝材料的耐受極限普通環(huán)氧基板溫度不超過220°C陶瓷基板可以到250°C以上。超聲功率決定著鍵合界面摩擦去除氧化物的能力。功率太小焊絲和焊盤無法充分接觸鍵合強(qiáng)度不足功率太大機(jī)械振動(dòng)會(huì)在焊盤下方積聚應(yīng)力導(dǎo)致硅開裂或焊盤剝離。我第一次調(diào)銅線工藝時(shí)就吃過超聲功率過大的虧——切片后看到焊盤下方硅材內(nèi)部有明顯的裂紋那種失效在電測時(shí)還不一定暴露但可靠性試驗(yàn)一跑就完蛋。鍵合力讓焊絲與焊盤緊密貼合。力太小接觸不充分力太大焊球被壓扁變形頸部容易斷裂。鍵合時(shí)間則決定超聲作用的持續(xù)長度時(shí)間太短界面化合物形成不充分時(shí)間太長過度的機(jī)械振動(dòng)同樣會(huì)造成損傷。實(shí)際調(diào)試時(shí)我習(xí)慣用“四步法”先固定溫度和力掃描超聲功率與時(shí)間然后固定最優(yōu)功率與時(shí)間回頭掃描溫度與力再做中心復(fù)合實(shí)驗(yàn)微調(diào)最后的窗口確認(rèn)一定要用極限條件跑可靠性試驗(yàn)不能只看穩(wěn)態(tài)下的鍵合強(qiáng)度。鍵合強(qiáng)度測試Wire Pull Test和Ball Shear Test是最直接的評判標(biāo)準(zhǔn)拉斷力、剪切力的數(shù)值以及失效模式分布要一起看不能只盯平均值。2.4 實(shí)操心得Wire Bond最常見的隱性坑做Wire Bond最讓人頭疼的問題是“機(jī)臺(tái)狀態(tài)不同導(dǎo)致參數(shù)漂移”。同一組參數(shù)在這臺(tái)鍵合機(jī)上調(diào)到完美換一臺(tái)同型號(hào)設(shè)備良率就下來了。這不是玄學(xué)而是換能器、劈刀磨損狀態(tài)、設(shè)備地線接地質(zhì)量等細(xì)節(jié)的差異。遇到這種問題我會(huì)先檢查地線、再確認(rèn)設(shè)備的超聲發(fā)生器校準(zhǔn)周期、最后才重新拉工藝窗口。另一個(gè)容易被忽視的點(diǎn)是焊盤表面清潔度。封裝廠往往會(huì)清洗基板并進(jìn)行等離子清洗但如果做完清洗到鍵合之間的時(shí)間間隔太長焊盤表面會(huì)重新吸附有機(jī)物和氧化。經(jīng)驗(yàn)值是清洗后四小時(shí)以內(nèi)完成鍵合如果超出就需要重新做等離子清洗。這個(gè)時(shí)間窗口我一般會(huì)在工藝文件中明確寫出并要求產(chǎn)線嚴(yán)格按照批次跟蹤。劈刀的選擇同樣重要它直接影響焊球成型和頸部強(qiáng)度。劈刀內(nèi)孔直徑與線徑的匹配關(guān)系通常參考設(shè)備廠商推薦值但實(shí)際使用中還要考慮內(nèi)孔磨損帶來的尺寸變化。劈刀壽命控制在2萬到5萬點(diǎn)之間換新是比較穩(wěn)妥的做法具體以焊球尺寸的持續(xù)監(jiān)控為準(zhǔn)。3. Flip Chip倒裝芯片先進(jìn)封裝的核心路線3.1 從“繞一圈”到“直接對位”原理上的根本差異Flip Chip的思維很直接既然引線鍵合要繞一圈才能把芯片信號(hào)引出來為什么不直接把芯片翻過來讓凸點(diǎn)對準(zhǔn)基板焊盤這就是Flip Chip的本質(zhì)——芯片的I/O通過芯片表面的凸點(diǎn)直接與基板互聯(lián)不再需要四周布置引線。這個(gè)改變解決了Wire Bond在高I/O密度下的兩個(gè)痛點(diǎn)一是I/O數(shù)量Wire Bond的焊盤必須分布在芯片四周受芯片尺寸限制引腳數(shù)與芯片周長的比例相對固定做到幾百個(gè)引腳已經(jīng)很擠了Flip Chip的凸點(diǎn)可以做成全陣列或部分陣列分布在芯片整個(gè)表面數(shù)千個(gè)I/O非常輕松。二是互連長度Wire Bond的線弧通常有幾百微米到一兩毫米而Flip Chip的互連只有幾十到一兩百微米信號(hào)路徑大幅縮短。更重要的是Flip Chip能顯著改善散熱。芯片背面的熱量可以直接通過散熱蓋導(dǎo)出正面的大量熱量也能通過凸點(diǎn)傳導(dǎo)到基板和PCB而Wire Bond因?yàn)樗闹芊庋b材料的導(dǎo)熱系數(shù)較低散熱能力天然受限。我做高頻通信芯片時(shí)功耗大概十幾瓦用Wire Bond封裝仿真出來的結(jié)溫比Flip Chip高出至少15°C這個(gè)差距在高功率密度場景下非常致命。Flip Chip的工藝流程大體如下晶圓凸點(diǎn)制作Bumping→ 劃片 → 芯片翻轉(zhuǎn)對位 → 助焊劑涂布 → 回流焊 → 底部填充Underfill→ 固化。每一步都是有講究的先逐個(gè)拆開說。3.2 凸點(diǎn)工藝從UBM到焊料球的關(guān)鍵控制凸點(diǎn)是Flip Chip的基本單元它不僅要提供電氣通路還要承擔(dān)機(jī)械連接和熱傳導(dǎo)的作用。凸點(diǎn)的質(zhì)量直接決定封裝互連的可靠性而凸點(diǎn)之下還有一層容易被忽視的UBMUnder Bump Metallurgy凸點(diǎn)下金屬層。UBM是芯片焊盤與凸點(diǎn)之間的過渡層通常由多層金屬構(gòu)成常見組合是Ti/Cu/Ni/Au或TiW/Cu。它的作用有三個(gè)一是為焊料提供可浸潤的界面二是阻擋焊料向芯片內(nèi)部擴(kuò)散防止鋁焊盤被焊料侵蝕三是提供機(jī)械粘附力。UBM層如果厚度不均或存在缺陷凸點(diǎn)就會(huì)從根部脫落后面無論怎么焊接都白搭。凸點(diǎn)的制作方法主要有電鍍、焊料印刷和焊球植球三種。電鍍法精度最高適合小間距細(xì)距凸點(diǎn)工藝難點(diǎn)在于光刻膠的開窗尺寸和電鍍均勻性控制晶圓邊緣的凸點(diǎn)尺寸偏差往往比中心大這一點(diǎn)在量產(chǎn)時(shí)需要靠電鍍工藝參數(shù)和光刻膠厚度分布來補(bǔ)償。焊料印刷適合較大間距的凸點(diǎn)成本低、效率高但精細(xì)度不如電鍍。焊球植球則適合大焊球、低I/O的場景靈活性比較好。凸點(diǎn)的間距pitch是衡量Flip Chip精度的核心指標(biāo)。早期量產(chǎn)產(chǎn)品的間距普遍在150微米以上現(xiàn)在主流先進(jìn)封裝已經(jīng)能做到40到80微米更前沿的甚至到20微米以下。間距縮小的背后對UBM尺寸控制、焊料體積一致性、基板焊盤的制作精度都提出了極高要求。一個(gè)具體經(jīng)驗(yàn)是間距越小時(shí)凸點(diǎn)高度一致性越重要因?yàn)槟呐乱活w凸點(diǎn)偏高都會(huì)在該區(qū)域形成應(yīng)力集中導(dǎo)致周邊的凸點(diǎn)虛焊。3.3 回流焊與助焊劑哪里最容易翻車Flip Chip回流焊的過程本質(zhì)上是焊料在助焊劑輔助下完成熔化、潤濕、自對準(zhǔn)的冶金過程。助焊劑的作用有三個(gè)去除焊盤表面的氧化物降低熔融焊料的表面張力增強(qiáng)浸潤性在回流過程中保護(hù)焊料不被二次氧化。實(shí)際操作中助焊劑的涂布量和均勻性最值得關(guān)注。涂布太少焊盤表面氧化物去除不徹底形成虛焊涂布太多回流后殘留物過多如果不做清洗殘留的助焊劑殘留會(huì)引起電化學(xué)遷移導(dǎo)致長期可靠性隱患。回流溫度曲線也是決定焊接質(zhì)量的關(guān)鍵。我調(diào)試Flip Chip回流曲線時(shí)通常會(huì)特別關(guān)注兩個(gè)段升溫階段和峰值保溫階段。升溫速率太快芯片和基板之間的溫度梯度大已有溫差引起的翹曲會(huì)直接導(dǎo)致凸點(diǎn)對位偏移升溫太慢助焊劑活化時(shí)間過長可能提前耗盡。峰值溫度要高于焊料熔點(diǎn)約20°C到40°C保溫時(shí)間通常在30到60秒之間。自對準(zhǔn)效應(yīng)是Flip Chip回流過程中一個(gè)非常有意思的現(xiàn)象。由于熔融焊料的表面張力芯片就算在貼裝時(shí)有些許偏差在回流過程中焊料也會(huì)自動(dòng)調(diào)整位置把芯片“拉”回到正確的對位狀態(tài)。這個(gè)效應(yīng)給小間距封裝工藝留了喘息的余地但它的作用邊界有限偏移太厲害照樣拉不回來。所以在貼片時(shí)要嚴(yán)格控制對位精度不能把希望完全寄托在自對準(zhǔn)上。3.4 底部填充為什么這個(gè)環(huán)節(jié)決定長期可靠性凸點(diǎn)完成回流焊接之后芯片與基板之間實(shí)際上存在空隙只靠凸點(diǎn)支撐。在實(shí)際使用中溫度循環(huán)帶來的熱膨脹失配會(huì)讓凸點(diǎn)承受巨大的剪切應(yīng)力時(shí)間長了就會(huì)產(chǎn)生疲勞裂紋。底部填充Underfill就是通過毛細(xì)作用把樹脂材料填充到芯片與基板之間的空隙里固化后形成整體結(jié)構(gòu)把熱應(yīng)力分散到整個(gè)面積上。底填材料的選擇有幾個(gè)關(guān)鍵參數(shù)玻璃化轉(zhuǎn)變溫度Tg、熱膨脹系數(shù)CTE、粘度和填料含量。CTE越低越好最理想的狀態(tài)是底填材料的CTE介于芯片與基板之間起到梯度緩沖作用。粘度決定了毛細(xì)流動(dòng)的速度粘度越低填充越快但低粘度往往會(huì)犧牲部分機(jī)械性能需要綜合取舍。底填工藝中常見的缺陷有兩種空洞和填充不均。空洞的根本原因通常是氣路不暢或填充速度過快形成死角這在芯片相鄰?fù)裹c(diǎn)間距極小時(shí)尤其容易發(fā)生。對策是優(yōu)化點(diǎn)膠路徑、延長真空脫泡時(shí)間、適當(dāng)降低填充速度。填充不均則多與膠量控制有關(guān)膠太少填不滿膠太多溢出到芯片背面影響后續(xù)貼散熱蓋。我做車規(guī)級(jí)Flip Chip項(xiàng)目時(shí)底填這一步是放在氮?dú)猸h(huán)境下操作的目的是防止樹脂在高溫固化過程中被氧化。固化后還要做超聲掃描SAM檢查看看有沒有分層和空洞?？梢哉f底部填充做得好不好直接決定了封裝能不能通過溫度循環(huán)和跌落沖擊試驗(yàn)。4. Wire Bond vs Flip Chip選型決策的核心考量4.1 六大維度全方位對比很多工程師會(huì)問到底哪種工藝“更好”答案是沒有絕對的好只有合不合適。下面是綜合維度對比對比維度Wire BondFlip ChipI/O密度偏低受芯片周邊焊盤位置限制極高可做全陣列凸點(diǎn)輕松上千I/O電性能寄生電感/電容較大高頻性能受限互連路徑短寄生參數(shù)小適合高速信號(hào)散熱能力主要通過封裝體散熱能力有限可通過凸點(diǎn)及芯片背面雙路散熱能力強(qiáng)成本設(shè)備成熟、工序簡單、成本低需要凸點(diǎn)制作和底填工藝成本高可靠性成熟、數(shù)據(jù)充分但鍵合絲和塑封料相互作用需關(guān)注需要嚴(yán)格管控底填和凸點(diǎn)質(zhì)量否則易受熱應(yīng)力影響設(shè)計(jì)靈活性芯片焊盤布局靈活改版周期短芯片和基板必須成對設(shè)計(jì)改版牽一發(fā)動(dòng)全身電性能差異在高頻高速場景下非常明顯。我記得做過一個(gè)SerDes高速接口芯片的封裝評估同樣一顆芯片Wire Bond方案的信號(hào)路徑估算寄生電感大約0.5nHFlip Chip方案只有0.1nH左右。在10Gbps以上的信號(hào)完整性仿真中這幾十皮秒的差別直接決定眼圖能不能打開。散熱方面Flip Chip的優(yōu)勢同樣明顯。實(shí)際功率器件測試中用相同芯片和相同外部散熱條件Flip Chip封裝的熱阻可以做到Wire Bond的三分之二甚至更低。這是因?yàn)镕lip Chip的芯片背面可以大面積接觸散熱蓋熱流通路更短更寬。4.2 選型的決策邏輯我一般按三步走第一步看I/O密度和芯片尺寸。如果芯片功能簡單、引腳數(shù)在幾十到一兩百且芯片面積較大、周邊有余量放焊盤Wire Bond往往性價(jià)比最高。但如果芯片引腳數(shù)超過三百或者芯片面積受限、焊盤間距做不小Flip Chip基本是唯一選擇。第二步看應(yīng)用場景和信號(hào)頻率。電源芯片、傳感器、功率器件這類對信號(hào)頻率要求不高的Wire Bond完全夠用而且在成本上優(yōu)勢明顯。高速接口、CPU/GPU、射頻前端這些場景對寄生參數(shù)和互連損耗敏感Flip Chip幾乎是必須的。前幾年還有不少高速器件用倒裝焊加引線混合方案現(xiàn)在基本全面轉(zhuǎn)向Flip Chip。第三步看產(chǎn)能和供應(yīng)鏈。Wire Bond產(chǎn)線在全球范圍內(nèi)都非常成熟代工廠資源和良率數(shù)據(jù)都很充分哪怕是中小型封裝廠也能穩(wěn)定出貨。Flip Chip對設(shè)備精度和環(huán)境潔凈度要求更高尤其是小間距凸點(diǎn)沒有足夠技術(shù)積累的工廠很難一次做穩(wěn)。我建議初創(chuàng)團(tuán)隊(duì)做新產(chǎn)品封裝選型時(shí)把封裝廠的實(shí)際工藝能力評估放在選型決策之前不要只看理論對比。4.3 混合方案和先進(jìn)封裝的新變化實(shí)際項(xiàng)目中還有不少介于兩者之間的方案。比如倒裝焊貼片后用Wire Bond補(bǔ)鍵合或者把兩者用在同一封裝里分別處理不同類型信號(hào)。我剛做車規(guī)芯片時(shí)電源引腳用粗鋁線鍵合承載大電流高速信號(hào)引線用Flip Chip凸點(diǎn)走短路徑這種混合設(shè)計(jì)在模塊級(jí)封裝里并不少見。另外2.5D/3D封裝的發(fā)展讓Flip Chip的內(nèi)涵也不斷擴(kuò)展。硅中介層、TSV硅通孔、微凸點(diǎn)這些技術(shù)本質(zhì)上都是對Flip Chip思想在更小尺度上的延伸核心仍是凸點(diǎn)互聯(lián)和底層填充控制。理解好基礎(chǔ)工藝再看這些先進(jìn)封裝就不會(huì)覺得玄。5. 實(shí)際項(xiàng)目中遇到的典型問題與排查思路5.1 Wire Bond失效拉斷力偏低、頸部斷裂、焊盤剝離Wire Bond最常見的問題之一是一焊點(diǎn)或二焊點(diǎn)的拉斷力偏低。排查的時(shí)候先測鍵合強(qiáng)度記錄失效模式的分布。如果全部是焊球與焊盤界面剝離優(yōu)先懷疑焊盤表面污染或氧化對策是加強(qiáng)等離子清洗或縮短清洗到鍵合之間的等待時(shí)間。如果是焊球自身斷裂問題大概率在鍵合能量過高或鍵合時(shí)間過長焊球材料產(chǎn)生了疲勞。頸部斷裂也是個(gè)經(jīng)典失效。球焊的頸部在后續(xù)塑封工序被模流沖擊時(shí)最容易出現(xiàn)問題。對策有兩個(gè)方向一是減小線弧的最大高度降低頸部的應(yīng)力集中二是優(yōu)化塑封工藝參數(shù)降低模流壓力。我處理過一個(gè)VFD驅(qū)動(dòng)芯片的案例鍵合強(qiáng)度測試連續(xù)合格但一到塑封后成品測試就大量開路最后定位為頸部高度偏高加上頂針偏移。焊盤剝離Pad Peeling則通常與超聲功率過大直接相關(guān)。曾有個(gè)項(xiàng)目芯片鋁焊盤厚度偏薄我按常規(guī)工藝參數(shù)去調(diào)整始終解決不了剝離問題。后來查資料發(fā)現(xiàn)鋁厚度小于1微米時(shí)需要顯著降低超聲功率和鍵合力并改用更溫和的劈刀調(diào)整后問題才徹底消失。所以遇到剝離問題先別急著調(diào)大功率確認(rèn)焊盤厚度更關(guān)鍵。6. 常見問題速查表與獨(dú)家避坑心得6.1 問題速查表問題現(xiàn)象可能原因排查方向與對策Wire Bond拉斷力整體偏低焊盤污染/氧化等離子清洗、縮短清洗后等待時(shí)間個(gè)別批次鍵合強(qiáng)度波動(dòng)大劈刀磨損、設(shè)備狀態(tài)漂移監(jiān)控焊球直徑、定期換劈刀、地線檢查頸部斷裂高頻出現(xiàn)線弧參數(shù)不當(dāng)、塑封模流沖擊降低弧高、優(yōu)化塑封工藝Flip Chip虛焊助焊劑涂布不足、回流峰值溫度偏低檢查助焊劑均勻性、重新設(shè)置回流曲線底填空洞集中在一角點(diǎn)膠路徑不當(dāng)、氣泡殘留調(diào)整點(diǎn)膠路徑、增加真空脫泡時(shí)間凸點(diǎn)開裂UBM厚度不均、焊料疲勞切片分析、優(yōu)化電鍍工藝、檢查溫度循環(huán)試驗(yàn)曲線6.2 幾條值得長期堅(jiān)持的工藝紀(jì)律做封裝工藝這些年我最大的體會(huì)是一切以數(shù)據(jù)說話不要憑經(jīng)驗(yàn)拍腦袋。每次調(diào)機(jī)哪怕只改了一個(gè)參數(shù)都要完整記錄當(dāng)時(shí)的設(shè)備狀態(tài)、材料批號(hào)、溫濕度環(huán)境。失效分析也一樣拿到失效樣品先做無損檢查超聲掃描、X-Ray確認(rèn)大概位置再做破壞性分析否則很容易把關(guān)鍵證據(jù)都破壞掉。另外建議在項(xiàng)目量產(chǎn)前專門做一輪工藝極限驗(yàn)證。把主要工藝參數(shù)分別推到上下限看看良率和可靠性是否仍然在可接受范圍。這樣做的目的不是為了讓產(chǎn)線天天跑極限而是確認(rèn)正常量產(chǎn)中參數(shù)哪怕有小幅漂移也不會(huì)批量淘汰。很多團(tuán)隊(duì)只做中心值驗(yàn)證量產(chǎn)后遇到參數(shù)偏出中心值就緊張根本原因就是沒有提前圈定好工藝窗口。還有一個(gè)常被忽視的點(diǎn)就是批次間材料差異管理?；宓暮副P表面處理、芯片鋁焊盤厚度、鍵合絲的表面狀態(tài)都會(huì)隨批次波動(dòng)即使同型號(hào)同規(guī)格不同批次也會(huì)有差異。所以量產(chǎn)時(shí)不能一套參數(shù)走到黑需要按批次抽樣做鍵合強(qiáng)度測試一旦發(fā)現(xiàn)趨勢性變化就及時(shí)調(diào)整。7. 從應(yīng)用場景反向理解工藝選擇附一條個(gè)人經(jīng)驗(yàn)聊到這里其實(shí)核心思路已經(jīng)比較清楚了Wire Bond和Flip Chip不是誰替代誰的關(guān)系而是面向不同需求的平行方案。如果做的是低引腳數(shù)、中低頻、成本敏感的器件Wire Bond仍然是最穩(wěn)妥的選擇如果追求高密度、高頻、高功率Flip Chip才具備足夠的技術(shù)優(yōu)勢。最后說一條我個(gè)人實(shí)操中的體會(huì)。做封裝選型時(shí)很多硬件工程師容易過度關(guān)注“先進(jìn)”拿到新項(xiàng)目就想著上Flip Chip我就吃過這個(gè)虧。當(dāng)時(shí)一個(gè)電源管理芯片引腳不到五十個(gè)應(yīng)用頻率也不高用Flip Chip方案做出來發(fā)燒良率和成本都不理想。后來換成成熟的高可靠性Wire Bond設(shè)計(jì)整個(gè)方案更穩(wěn)客戶驗(yàn)收也更順利。技術(shù)的先進(jìn)性和方案的適用性真的不是一回事先把應(yīng)用場景吃透再談工藝選型才靠譜。